This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES


Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



L3: Entry 17 of 25

File: JPAB

Dec 12, 1997

PUB-NO: JP409321156A

DOCUMENT-IDENTIFIER: JP 09321156 A

TITLE: SPLIT GATE TRANSISTOR, MANUFACTURE OF SPLIT GATE TRANSISTOR, AND NON-VOLATILE SEMICONDUCTOR MEMORY

<u>_____</u>

PUBN-DATE: December 12, 1997

INVENTOR-INFORMATION:

NAME

COUNTRY

TAKEDA, KAORU KAIDA, TAKAYUKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

N/A

SANYO ELECTRIC CO LTD

APPL-NO: JP08258980

APPL-DATE: September 30, 1996

INT-CL (IPC): H01L 21/8247; H01L 29/788; H01L 29/792; H01L 27/115

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a fine <u>split gate</u> transistor of high performance having no fluctuation in characteristics.

SOLUTION: On a single crystal silicon substrate 2, a plurality of <u>split gate memory</u> cells (<u>split gate</u> transistors) 31a, 31b are arranged. Each of the <u>memory</u> cells 31a, 31b is constituted by a source region 3, a drain region 4, a channel region 5, a floating <u>gate</u> electrode 32 and a control <u>gate</u> electrode 9. The control <u>gate</u> electrode 9 completely covers the floating <u>gate</u> electrode 32, and end surfaces of individual parts (a passivation film 12, the control <u>gate</u> electrode 9, a tunnel <u>insulating film</u> 8, an <u>insulating film</u> 19, the floating <u>gate</u> electrode 32 and a <u>gate insulating film</u> 6) on an inner wall of a contact hole 13 are formed to be flush with one another. With the <u>insulating film</u> 19, a protrusion 32a is formed at a corner portion on the side of the control <u>gate</u> electrode 9 at an upper part of the floating <u>gate</u> electrode 32. The source region 3 is connected with a source electrode 14 via the contact hole 13.

COPYRIGHT: (C)1997,JPO

AB: PROBLEM TO BE SOLVED: To provide a fine split gate transistor of high performance having no fluctuation in characteristics., SOLUTION: On a single crystal silicon substrate 2, a plurality of split gate memory cells (split gate transistors) 31a, 31b are arranged. Each of the memory cells 31a, 31b is constituted by a source region 3, a drain region 4, a channel region 5, a floating gate electrode 32 and a control gate electrode 9. The control gate electrode 9 completely covers the floating gate electrode 32, and end surfaces of individual parts (a passivation film 12, the control gate electrode 9, a tunnel insulating film 8, an insulating film 19, the floating gate electrode 32 and a gate insulating film 6) on an inner wall of a contact hole 13 are formed to be flush with one another. With the insulating film 19, a protrusion 32a is formed at a corner portion on the side of the control gate electrode 9 at an upper part of the floating gate electrode 32. The source region 3 is connected with a source electrode 14 via the contact hole 13, COPYRIGHT: (C)1997, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-321156

(43)公開日 平成9年(1997)12月12日

| (51) Int.Cl. ⁶ | | 識別配号 | 庁内整理番号 | FΙ | | | 技術表示箇所 |
|---------------------------|----------------|------|--------|------|-------|-----|--------|
| H01L | 21/8247 | | | H01L | 29/78 | 371 | |
| | 29/788 | | | | 27/10 | 434 | |
| | 29/792 | | | | | | |
| | 27 /115 | | | | | | |

審査請求 有 請求項の数13 OL (全 17 頁)


| (21)出願番号 | 特顧平8-258980 | (71)出願人 | | |
|--|------------------|---------|-------------------------------|---|
| (22)出顧日 | 平成8年(1996)9月30日 | | 三洋電機株式会社 大阪府守口市京阪本通2丁目5番5号 | |
| ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ | | (72)発明者 | 武田 薫 | |
| (31)優先権主張番号 | 特數平8-77147 | | 大阪府守口市京阪本通2丁目5番5号 | Ξ |
| (32)優先日 | 平8 (1996) 3 月29日 | | 洋電機 株式会社内 | |
| (33)優先権主張国 | 日本(JP) | (72)発明者 | 海田 孝行 | |
| | | | 大阪府守口市京阪本通2丁目5番5号 | Ξ |
| | | | 洋電機 株式会社内 | |
| | | (74)代理人 | 弁理士 恩田 博宣 | |
| | | | | |


(54) 【発明の名称】 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ

(57)【要約】

【課題】特性のバラツキのない高性能で微細なスプリットゲート型トランジスタを提供する。

【解決手段】単結晶シリコン基板2上に複数のスプリットゲート型メモリセル(スプリットゲート型トランジスタ)31a、31bが配置されている。各メモリセル31a、31bは、ソース領域3、ドレイン領域4、チャネル領域5、浮遊ゲート電極32、制御ゲート電極9時間32を完全に覆い、コンタクトホール13の内壁の各部(パッシベーション膜12、制御ゲート電極9、トンネル絶縁膜8、絶縁膜19、制御ゲート電極32、ゲート絶縁膜6)の端面は面一に形成されている。また、絶縁膜19により、浮遊ゲート電極32の上部における制御ゲート電極9側のカド部分には突起32点が形成されている。ソース領域3はコンタクトホール13を介してソース電極14と接続されている。





【特許請求の範囲】

【請求項1】 浮遊ゲート電極(32)が制御ゲート電極(9)に対して自己整合的に形成されたスプリットゲート型トランジスタ。

【請求項2】 制御ゲート電極(9)の端面と、浮遊ゲート電極(32)の端面とが面一に形成されたスプリットゲート型トランジスタ。

【請求項3】 半導体基板(2)上に形成されたソース 領域(3)およびドレイン領域(4)と、

ソース領域とドレイン領域に挟まれたチャネル領域 (5)と、

チャネル領域上に形成された浮遊ゲート電極(32)と.

浮遊ゲート電極を覆うように形成された制御ゲート電極 (9)と、その制御ゲート電極の一部がチャネル領域上 に配置されて選択ゲート(10)を構成していることと を備え

制御ゲート電極の選択ゲートとは反対側の端面と、浮遊 ゲート電極の端面とが面一に形成されたスプリットゲート型トランジスタ。

【請求項4】 半導体基板(2)上に形成されたソース 領域(3)およびドレイン領域(4)と、

ソース領域とドレイン領域に挟まれたチャネル領域 (5)と、

チャネル領域上にゲート絶縁膜(6)を介して形成された浮遊ゲート電極(32)と、

トンネル絶縁膜(8)を介して浮遊ゲート電極を覆うよっに形成された制御ゲート電極(9)と、その制御ゲート電極の一部がゲート絶縁膜およびトンネル絶縁膜を介してチャネル領域上に配置されて選択ゲート(10)を 30 構成していることとを備え、

制御ゲート電極の選択ゲートとは反対側の端面と、トンネル絶縁膜の端面と、浮遊ゲート電極の端面と、ゲート 絶縁膜の端面とが全て面一に形成されたスプリットゲート型トランジスタ。

【請求項5】 半導体基板(2)上に形成されたソース 領域(3)およびドレイン領域(4)と、

ソース領域とドレイン領域に挟まれたチャネル領域 (5)と、

チャネル領域上に形成された浮遊ゲート電極(32) と

浮遊ゲート電極を覆うように形成された制御ゲート電極 (9)と、その制御ゲート電極の一部がチャネル領域上 に配置されて選択ゲート(10)を構成していること

制御ゲート電極の選択ゲートとは反対側の端面に形成された絶縁膜から成るサイドウォールスペーサ(61)と を備え

サイドウォールスペーサによって浮遊ゲート電極の端面が規定されるスプリットゲート型トランジスタ。

2

【請求項6】 半導体基板(2)上に形成されたソース 領域(3)およびドレイン領域(4)と、

ソース領域とドレイン領域に挟まれたチャネル領域 (5)と、

チャネル領域上にゲート絶縁膜(6)を介して形成された浮遊ゲート電極(32)と、

トンネル絶縁膜(8)を介して浮遊ゲート電極を覆うように形成された制御ゲート電極(9)と、その制御ゲート電極の一部がゲート絶縁膜およびトンネル絶縁膜を介してチャネル領域上に配置されて選択ゲート(10)を構成していることと、

制御ゲート電極の選択ゲートとは反対側の端面およびトンネル絶縁膜の端面に形成された絶縁膜から成るサイドウォールスペーサ(61)とを備え、

サイドウォールスペーサにより、浮遊ゲート電極の端面 およびゲート絶縁膜の端面が規定されるスプリットゲー ト型トランジスタ。

【請求項7】 半導体基板(2)上に第1の導電膜(4 1)を形成する工程と、

20 第1の導電膜上に第2の導電膜(43)を形成する工程 と

第2の導電膜上に第3の膜(12)を形成する工程と、制御ゲート電極(9)を形成するためのエッチング用マスク(44)を用いた異方性エッチングにより、第3の膜をパターニングする工程と、

第3の膜をエッチング用マスクとして用いた異方性エッチングにより、第2の導電膜と第1の導電膜とをパターニングすることで、第2の導電膜から制御ゲート電極を形成し、第1の導電膜から浮遊ゲート電極(32)を形成する工程とを備えたスプリットゲート型トランジスタの製造方法。

【請求項8】 半導体基板(2)上にゲート絶縁膜(6)を介して第1の導電膜(41)を形成する工程と、

第1の導電膜上にトンネル絶縁膜(8)を介して第2の 導電膜(43)を形成する工程と、

第2の導電膜上に第3の膜(12)を形成する工程と、 制御ゲート電極(9)を形成するためのエッチング用マ スク(44)を用いた異方性エッチングにより、第3の 40 膜をパターニングする工程と、

第3の膜をエッチング用マスクとして用いた異方性エッチングにより、第2の導電膜とトンネル絶縁膜と第1の 導電膜とゲート絶縁膜とをパターニングすることで、第 2の導電膜から制御ゲート電極を形成し、第1の導電膜 から浮遊ゲート電極(32)を形成する工程とを備えた スプリットゲート型トランジスタの製造方法。

【請求項9】 半導体基板(2)上に第1の導電膜(4 1)を形成する工程と、

第1の導電膜上に第2の導電膜(43)を形成する工程 50 と、

maria.

第2の導電膜上に第3の膜(12)を形成する工程と、制御ゲート電極(9)を形成するためのエッチング用マスク(44)を用いた異方性エッチングにより、第3の膜をバターニングする工程と、

第3の膜をエッチング用マスクとして用いた異方性エッチングにより、第2の導電膜をエッチングする工程と、そのエッチングされた第2の導電膜の端面に絶縁膜から成るサイドウォールスペーサ(61)を形成する工程と、

第3の膜およびサイドウォールスペーサをエッチング用マスクとして用いた異方性エッチングにより、第2の導電膜と第1の導電膜とをパターニングすることで、第2の導電膜から制御ゲート電極を形成し、第1の導電膜から浮遊ゲート電極(32)を形成する工程とを備えたスプリットゲート型トランジスタの製造方法。

【請求項10】 半導体基板(2)上にゲート絶縁膜(6)を介して第1の導電膜(41)を形成する工程と、

第1の導電膜上にトンネル絶縁膜(8)を介して第2の 導電膜(43)を形成する工程と、

第2の導電膜上に第3の膜(12)を形成する工程と、制御ゲート電極(9)を形成するためのエッチング用マスク(44)を用いた異方性エッチングにより、第3の膜をパターニングする工程と、

第3の膜をエッチング用マスクとして用いた異方性エッチングにより、第2の導電膜とトンネル絶縁膜とをエッチングする工程と、

そのエッチングされた第2の導電膜の端面およびトンネル絶縁膜の端面に絶縁膜から成るサイドウォールスペーサ(61)を形成する工程と、

第3の膜およびサイドウォールスペーサをエッチング用マスクとして用いた異方性エッチングにより、第2の導電膜とトンネル絶縁膜と第1の導電膜とゲート絶縁膜とをパターニングすることで、第2の導電膜から制御ゲート電極を形成し、第1の導電膜から浮遊ゲート電極(32)を形成する工程とを備えたスプリットゲート型トランジスタの製造方法。

【請求項11】 請求項3~6のいずれか1項に記載の スプリットゲート型トランジスタにおいて、前記ソース 領域(3)と接続されるソース電極(14)を備えたス 40 プリットゲート型トランジスタ。

【請求項12】 請求項1~6.11のいずれか1項に 記載のスプリットゲート型トランジスタをメモリセルと して用いる不揮発性半導体メモリ。

【請求項13】 請求項7~10のいずれか1項に記載のスプリットゲート型トランジスタの製造方法によって製造されたスプリットゲート型トランジスタをメモリセルとして用いる不揮発性半導体メモリ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリに関するものである。 【0002】

【従来の技術】近年、FRAM (Ferro-electric Rando m Access Memory) EPROM (Erasable and Progr ammable Read Only Memory), EEPROM (Electric ally Erasable and Programmable Read Only Memory) などの不揮発性半導体メモリが注目されている。EPR OMやEEPROMでは、浮遊ゲート電極に電荷を蓄積 し、電荷の有無による閾値電圧の変化を制御ゲート電極 によって検出することで、データの記憶を行わせるよう になっている。また、EEPROMには、メモリセルア レイ全体でデータの消去を行うか、あるいは、メモリセ ルアレイを任意のブロックに分けてその各ブロック単位 でデータの消去を行うフラッシュEEPROMがある。 【0003】フラッシュEEPROMを構成するメモリ セル (メモリセルトランジスタ) は、スタックトゲート 型とスプリットゲート型に大きく分類される。スタック トゲート型メモリセルを用いたフラッシュEEPROM は、個々のメモリセルにそれ自身を選択する機能がな い。そのため、データ消去時に浮遊ゲート電極から電荷 を引き抜く際、電荷を過剰に抜き過ぎると、メモリセル を非導通状態にするための所定の電圧(例えば、OV) を制御ゲート電極に印加したときでも、チャネル領域が 導通状態になる。その結果、そのメモリセルが常に導通 状態になり、記憶されたデータの読み出しが不可能にな るという問題、いわゆる過剰消去の問題が起こる。過剰 消去を防止するには、消去手順に工夫が必要で、メモリ デバイスの周辺回路で消去手順を制御するか、またはメ モリデバイスの外部回路で消去手順を制御する必要があ

【0004】このようなスタックトゲート型メモリセルにおける過剰消去の問題を回避するために開発されたのが、スプリットゲート型メモリセルである。スプリットゲート型メモリセルを用いたフラッシュEEPROMは、WO92/18980 (G11C 13/00) に開示されている。

【0005】図10は、従来のスプリットゲート型メモ リセルを用いたフラッシュEEPROMのメモリセルアレイの一部断面図である。メモリセルアレイ152は、P型単結晶シリコン基板2上に形成された複数のスプリットゲート型メモリセル(スプリットゲート型トランジスタ)1によって構成されている。各メモリセル1は、ソース領域3、ドレイン領域4、チャネル領域5、浮遊ゲート電板7、制御ゲート電極9から構成されている。【0006】P型単結晶シリコン基板2上にN型のソース領域3およびドレイン領域4が形成されている。ソース領域3とドレイン領域4に挟まれたチャネル領域5上50に、ゲート絶縁限6を介して浮遊ゲート電極7が形成さ

Andreas and the state of the st

れている。浮遊ゲート電極7上にLOCOS (Local Ox idation on Silicon) 法によって形成された絶縁膜19 およびトンネル絶縁膜8を介して制御ゲート電極9が形成されている。制御ゲート電極9は浮遊ゲート電極7の全部を覆ってはおらず、各ゲート電極7,9を基板2の上部から見ると、浮遊ゲート電極7の半分が制御ゲート電極9からはみ出している。絶縁膜19により、浮遊ゲート電極7の上部の両カド部分には突起7aが形成されている。

【0007】ここで、制御ゲート電極9の一部は、各絶 10 緑膜6、8を介してチャネル領域5上に配置され、選択 ゲート10を構成している。その選択ゲート10とソー ス領域3およびドレイン領域4とにより、選択トランジ スタ11が構成される。すなわち、スプリットゲート型 メモリセル1は、各ゲート電極7、9と各領域3、4か ら構成されるトランジスタと、選択トランジスタ11と が直列に接続された構成となっている。

【0008】基板2上の占有面積を小さく抑えることを目的に、2つのメモリセル1(以下、2つを区別するため「1a」「1b」と表記する)は、ソース領域3を共 20 通にし、その共通のソース領域3に対して浮遊ゲート電極7および制御ゲート電極9が反転した形で配置されている。

【0009】メモリセル1上にパッシベーション膜12が形成されている。ドレイン領域4はコンタクトホール16においてドレイン電極17と接続されている、コンタクトホール16の内壁には絶縁膜から成るサイドウォールスペーサ18が形成されている。

【0010】図11に、スプリットゲート型メモリセル 1を用いたフラッシュEEPROM151の全体構成を 30 示す。メモリセルアレイ152は、複数のメモリセル1 がマトリックス状に配置されて構成されている。行(ロウ)方向に配列された各メモリセル1の制御ゲート電極 9により、共通のワード線WLa〜WLzが形成されている。列(カラム)方向に配列された各メモリセル1のドレイン電極17により、共通のビット線BLa〜BLzが形成されている。

【0011】奇数番のワード線(WLa…WLm…WLy)に接続された各メモリセル1bと、偶数番のワード線(WLb…WLn…WLz)に接続された各メモリセ 40ル1aとはソース領域3を共通にし、その共通のソース領域3によって各ソース線RSLa~RSLmが形成されている。例えば、ワード線WLaに接続された各メモリセル1bと、ワード線WLbに接続された各メモリセル1aとはソース領域3を共通にし、その共通のソース領域3によってソース線RSLaが形成されている。各ソース線RSLa~RSLmは共通ソース線SLに接続されている。

【0012】各ワード線WLa〜WLzはロウデコーダ 153に接続され、各ビット線BLa〜BLzはカラム 50 デコーダ154に接続されている。外部から指定されたロウアドレスおよびカラムアドレスは、アドレスピン155に入力される。そのロウアドレスおよびカラムアドレスは、アドレスピン155からアドレスバッファ156を介してアドレスラッチ157へ転送される。アドレスラッチ157でラッチされた各アドレスのうち、ロウアドレスはロウデコーダ154へ転送される。

【0013】ロウデコーダ153は、アドレスラッチ157でラッチされたロウアドレスに対応した1本のワード線WLa~WLz(例えば、WLm)を選択し、その選択したワード線WLmの電位を、図12に示す各動作モードに対応して制御する。

【0014】カラムデコーダ154は、アドレスラッチ 157でラッチされたカラムアドレスに対応したビット 線BLa~BLz (例えば、BLm)を選択し、その選 択したビット線BLmの電位を、図12に示す各動作モードに対応して制御する。

【0015】共通ソース線SLはソース線バイアス回路 162に接続されている。ソース線バイアス回路162 は、共通ソース線SLを介して各ソース線RSLa~R SLmの電位を、図12に示す各動作モードに対応して 制御する。

【0016】外部から指定されたデータは、データビン158に入力される。そのデータは、データピン158から入力バッファ159を介してカラムデコーダ154 へ転送される。カラムデコーダ154は、前記のように選択したビット線BLa~BLzの電位を、そのデータに対応して後記するように制御する。

【0017】任意のメモリセル1から読み出されたデータは、ビット線BLa〜BLzからカラムデコーダ154を介してセンスアンプ群160へ転送される。センスアンプ群160は、数個のセンスアンプ(図示略)から構成されている。カラムデコーダ154は、選択したビット線BLmと各センスアンプとを接続する。後記するように、センスアンプ群160で判別されたデータは、出力バッファ161からデータビン158を介して外部へ出力される。

【0018】尚、上記した各回路(153~162)の動作は制御コア回路163によって制御される。次に、フラッシュEEPROM151の各動作モード(消去モード、書き込みモード、読み出しモード、スタンバイモード)について、図12を参照して説明する。

【0019】(a)消去モード

消去モードにおいて、全てのソース線RSLa〜RSL mおよび全てのビット線BLa〜BLzの電位はグラン ドレベル(= OV)に保持される。選択されたワード線 WLmには1-1、15 Vが供給され、それ以外のワード 線(非選択のワード線)WLa〜WL1、WLn〜WL zの電位はグランドレベルにされる。そのため、選択さ れたワード線WLmに接続されている各メモリセル1の 制御ゲート電極9は14~15Vに持ち上げられる。

【0020】ところで、ソース領域3および基板2と浮 遊ゲート電極7との間の静電容量と、制御ゲート電極9 と浮遊ゲート電極7の間の静電容量とを比べると、前者 の方が圧倒的に大きい。そのため、制御ゲート電極9が 14~15 V、ドレインが O V の場合、制御ゲート電極 9と浮遊ゲート電極7の間には高電界が生じる。その結 果、ファウラー-ノルドハイム・トンネル電流(Fowler -Nordheim Tunnel Current、以下、FNトンネル電流と いう)が流れ、図10の矢印Aに示すように、浮遊ゲー ト電板7中の電子が制御ゲート電極9側へ引き抜かれ て、メモリセル1に記憶されたデータの消去が行われ る。このとき、浮遊ゲート電極7には突起7aが形成さ れているため、浮遊ゲート電極7中の電子は突起7 aか ら飛び出して制御ゲート電極9側へ移動する。従って、 電子の移動が容易になり、浮遊ゲート電極7中の電子を 効率的に引き抜くことができる。

【0021】この消去動作は、選択されたワード線WL mに接続されている全てのメモリセル1に対して行われ 20. る。尚、複数のワード線WLa~WLzを同時に選択す ることにより、その各ワード線に接続されている全ての メモリセル 1 に対して消去動作を行うこともできる。こ のように、メモリセルアレイ152を複数組のワード線 WLa~WLz毎の任意のブロックに分けてその各ブロ ック単位でデータの消去を行う消去動作は、ブロック消 去と呼ばれる。

【0022】(b)書き込みモード

書き込みモードにおいて、選択されたメモリセル1のド レイン領域4に接続されているビット線BLmの電位は グランドレベルにされ、それ以外のビット線(非選択の ビット線) BLa~BL1, BLn~BLzには4Vが 供給される。選択されたメモリセル1の制御ゲート電極 9に接続されているワード線WLmには2Vが供給さ れ、それ以外のワード線 (非選択のワード線) WL a~ WL1.WLn~WLzの電位はグランドレベルにされ る。全てのソース線RSLa~RSLmには12Vが供 給される。

【0023】ところで、メモリセル1において、選択ト ランジスタ11の閾値電圧VthはO.5Vである。従 って、選択されたメモリセル1では、ドレイン領域斗中 の電子は反転状態のチャネル領域5中へ移動する。その ため、ソース領域3からドレイン領域4に向かってセル 電流が流れる。一方、ソース領域3に12Vが印加され るため、ソース領域3と浮遊ゲート電極7との間の容量 を介したカップリングにより、浮遊ゲート電極7の電位 が持ち上げられる。そのため、チャネル領域らと浮遊ゲ ート電極子の間には高電界が生じる。従って、チャネル 領域5中の電子は加速されてホットエレクトロンとな り、図10の矢印Bに示すように、浮遊ゲート電極7ペ 50

注入される。その結果、選択されたメモリセル1の浮遊 ゲート電極7には電荷が蓄積され、1 ビットのデータが 書き込まれて記憶される。

8

【0024】この書き込み動作は、消去動作と異なり、 選択されたメモリセル1毎に行うことができる。

(c)読み出しモード

読み出しモードにおいて、選択されたメモリセル1の制 御ゲート電極9に接続されているワード線Wしmには4 Vが供給され、それ以外のワード線(非選択のワード 線) WLa~WL1, WLn~WLzの電位はグランド レベルにされる。選択されたメモリセル1のドレイン領 域4に接続されているビット線BLmには2Vが供給さ れ、それ以外のビット線(非選択のビット線)BLa~ BLI、BLn~BLzの電位はグランドレベルにされ 3,

【0025】前記したように、消去状態にあるメモリセ ル1の浮遊ゲート電極7中からは電子が引き抜かれてい る。また、書き込み状態にあるメモリセル1の浮遊ゲー ト電極7中には電子が注入されている。従って、消去状 態にあるメモリセル1の浮遊ゲート電極7直下のチャネ ル領域5はオンしており、書き込み状態にあるメモリセ ル1の浮遊ゲート電極7直下のチャネル領域5はオフし ている。そのため、制御ゲート電極9に4Vが印加され たとき、ドレイン領域4からソース領域3に向かって流 れるセル電流は、消去状態のメモリセル1の方が書き込 み状態のメモリセル1よりも大きくなる。

【0026】この各メモリセル1間のセル電流の大小を センスアンプ群160内の各センスアンプで判別するこ とにより、メモリセル1に記憶されたデータの値を読み 出すことができる。例えば、消去状態のメモリセル1の データの値を「1」、書き込み状態のメモリセル1のデ ータの値を「O」として読み出しを行う。つまり、各メ モリセル1に、消去状態のデータ値「1」と、書き込み 状態のデータ値「0」の2値を記憶させることができ

【0027】(d)スタンバイモード

スタンバイモードにおいて、共通ソース線SL、全ての ワード線WLa~WLz、全てのビット線BLa~BL **2.の電位はグランドレベルに保持されている。このスタ** ンバイモードでは、全てのメモリセル1に対していかな る動作(消去動作、書き込み動作、読み出し動作)も行

【0028】このように構成されたスプリットゲート型 メモリセルを用いたフラッシュEEPROMは、選択ト ランジスタ11が設けられているため、個々のメモリセ ル上にそれ自身を選択する機能がある。つまり、データ 消去時にフローティングゲート電極7から電荷を引き抜 く際に電荷を過剰に抜き過ぎても、選択ゲート10によ ってチャネル領域5を非導通状態にすることができる。

従って、過剰消去が発生したとしても、選択トランジス

タ11によってメモリセル1の導通・非導通を制御することができ、過剰消去が問題にならない。すなわち、メモリセル1の内部に設けられた選択トランジスタ11によって、そのメモリセル自身の導通・非導通を選択することができる。

【0029】ところで、図10に示すスプリットゲート型メモリセル1において、ソース領域3をドレイン領域とし、ドレイン領域4をソース領域としたフラッシュEEPROMが、USP-5029130(G11C11/40)に開示されている。

【0030】図13は、その場合のスプリットゲート型メモリセル21を用いたフラッシュEEPROMのメモリセルアレイの一部断面図である。図14に、スプリットゲート型メモリセル21を用いたフラッシュEEPROM171の全体構成を示す。

【0031】図15に、フラッシュEEPROM171の各動作モードにおける各部の電位を示す。スプリットゲート型メモリセル21において、スプリットゲート型メモリセル1と異なるのは、ソース領域3およびドレイン領域4の呼び方が逆になっている点である。つまり、メモリセル21のソース領域3はメモリセル1においてはドレイン領域4と呼ばれ、メモリセル21のドレイン領域4はメモリセル1においてはソース領域3と呼ばれる。

【0032】フラッシュEEPROM171において、フラッシュEEPROM151と異なるのは、共通ソース線SLが接地されている点だけである。従って、いずれの動作モードにおいても、共通ソース線SLを介して各ソース線RSLa~RSLmの電位はグランドレベルに保持される。

【0033】また、書き込みモードにおいて、選択されたメモリセル21のドレイン領域4に接続されているビット線BLmには12Vが供給され、それ以外のビット線(非選択のビット線)BLa~BL1、BLn~BL2の電位はグランドレベルにされる。

【0034】ところで、メモリセル21においても、選択トランジスタ11の関値電圧Vthは0.5Vである。従って、選択されたメモリセル21では、ソース領域3中の電子は反転状態のチャネル領域5中へ移動する。そのため、ドレイン領域4からソース領域3に向か 40ってセル電流が流れる。一方、ドレイン領域4に12Vが印加されるため、ドレイン領域4と浮遊ゲート電極7を同間の容量を介したカップリングにより、浮遊ゲート電極7の電位が持ち上げられる。そのため、チャネル領域5と浮遊ゲート電板7の間には高電界が生じる。従って、チャネル領域5中の電子は加速されてホットエレクトロンとなり、図13の矢印Bに示すように、浮遊ゲート電極7へ注入される。その結果、選択されたメモリセル21の浮遊ゲート電極7には電荷が蓄積され、1ビットのデータが書き込まれて記憶される。50

[0035]

【発明が解決しようとする課題】近年、半導体メモリの記憶容量の増大に伴って、スプリットゲート型メモリセル1、21においてもさらなる微細化が求められている。メモリセル1、21を微細化するには、形状を変更することなく、単純に各部の寸法を縮小する方法がある。しかし、現在開発されている製造装置の加工能力を考慮すると、この方法には限界がある。

10

【0036】1〕特性のバラツキのない高性能で微細な 10 スプリットゲート型トランジスタおよびその製造方法を 提供する。

2〕過剰消去の問題がなく高集積化が可能な不揮発性半 導体メモリを提供する。

[0037]

【課題を解決するための手段】請求項1に記載の発明 は、浮遊ゲート電極(32)が制御ゲート電極(9)に 対して自己整合的に形成されたことをその要旨とする。 【0038】請求項2に記載の発明は、制御ゲート電極 (9)の端面と、浮遊ゲート電極(32)の端面とが面 一に形成されたことをその要旨とする。請求項3に記載 の発明は、半導体基板(2)上に形成されたソース領域 (3)およびドレイン領域(4)と、ソース領域とドレ イン領域に挟まれたチャネル領域(5)と、チャネル領 域上に形成された浮遊ゲート電極(32)と、浮遊ゲー ト電極を覆うように形成された制御ゲート電極(9) と、その制御ゲート電極の一部がチャネル領域上に配置 されて選択ゲート(10)を構成していることとを備 え、制御ゲート電極の選択ゲートとは反対側の端面と、 浮遊ゲート電極の端面とが面一に形成されたことをその 要旨とする。 30

【0039】請求項4に記載の発明は、半導体基板(2)上に形成されたソース領域(3)およびドレイン領域(4)と、ソース領域とドレイン領域に挟まれたチャネル領域(5)と、チャネル領域上にゲート絶縁膜(6)を介して形成された浮遊ゲート電極を覆うように形成された制御ゲート電極(9)と、その制御ゲート電極の一部がゲート絶縁膜およびトンネル絶縁膜を介してチャネル領域上に配置されて選択ゲート(10)を構成していることとを備え、制御ゲート電極の選択ゲートとは反対側の端面と、トンネル絶縁膜の端面と、浮遊ゲート電極の端面と、ゲート絶縁膜の端面とが全て面ーに形成されたことをその要旨とする。

【0040】請求項2~4のいずれか1項に記載の発明によれば、浮遊ゲート電極の幅が小さくなる。請求項5に記載の発明は、半導体基板(2)上に形成されたソース領域(3)およびドレイン領域(4)と、ソース領域とドレイン領域に挟まれたチャネル領域(5)と、チャネル領域上に形成された浮遊ゲート電極(32)と、浮50 遊ゲート電極を覆うように形成された制卸ゲート電極

12

1.1

(9)と、その制御ゲート電極の一部がチャネル領域上 に配置されて選択ゲート(10)を構成していること と 制御ゲート電極の選択ゲートとは反対側の端面に形 成された絶縁膜から成るサイドウォールスペーサ(6 1)とを備え、サイドウォールスペーサによって浮遊ゲ --ト電極の端面が規定されることをその要旨とする。 【0041】請求項6に記載の発明は、半導体基板 (2)上に形成されたソース領域(3)およびドレイン 領域(4)と、ソース領域とドレイン領域に挟まれたチ ャネル領域 (5)と、チャネル領域上にゲート絶縁膜 (6)を介して形成された浮遊ゲート電極(32)と、 トンネル絶縁膜(8)を介して浮遊ゲート電極を覆うよ うに形成された制御ゲート電極(9)と、その制御ゲー ト電極の一部がゲート絶縁膜およびトンネル絶縁膜を介 してチャネル領域上に配置されて選択ゲート(10)を 構成していることと、制御ゲート電極の選択ゲートとは 反対側の端面およびトンネル絶縁膜の端面に形成された 絶縁膜から成るサイドウォールスペーサ(61)とを備 え、サイドウォールスペーサにより、浮遊ゲート電極の 端面およびゲート絶縁膜の端面が規定されることをその 20 要旨とする。

【0042】請求項5または請求項6に記載の発明によれば、サイドウォールスペーサの幅によって浮遊ゲート電極が規定されるため、サイドウォールスペーサの幅を小さくすれば、浮遊ゲート電極の幅も小さくなる。

【0043】請求項7に記載の発明は、半導体基板

(2)上に第1の導電膜(41)を形成する工程と、第1の導電膜上に第2の導電膜(43)を形成する工程と、第2の導電膜上に第3の膜(12)を形成する工程と、第2の導電膜上に第3の膜(12)を形成する工程と、制御ゲート電極(9)を形成するためのエッチング 30 田マスク(44)を用いた異方性エッチングにより、第3の膜をパターニングする工程と、第3の膜をエッチング田マスクとして用いた異方性エッチングにより、第2の導電膜と第1の導電膜とをパターニングすることで、第2の導電膜から制御ゲート電極を形成し、第1の導電膜から浮遊ゲート電極(32)を形成する工程とを備えたことをその要旨とする。

(2)上にゲート絶縁膜(6)を介して第1の導電膜(41)を形成する工程と、第1の導電膜上にトンネル絶縁膜(8)を介して第2の導電膜(43)を形成する工程と、第2の導電膜上に第3の膜(12)を形成する工程と、制御ゲート電極(9)を形成するためのエッチング用マスク(44)を用いた異方性エッチングにより、第3の膜をパターニングする工程と、第3の膜をエ

【0044】請求項8に記載の発明は、半導体基板

ッチング用マスクとして用いた異方性エッチングにより、第2の導電膜とトンネル絶縁膜と第1の導電膜とゲート絶縁膜とをパターニングすることで、第2の導電膜から制御ゲート電極を形成し、第1の導電膜から浮遊ゲ

ート電極(32)を形成する工程とを備えたことをその 50

要旨とする。

【0045】請求項7または請求項8に記載の発明によ れば、浮遊ゲート電極が制御ゲート電極に対して自己整 合的に形成される。請求項9に記載の発明は、半導体基 板(2)上に第1の導電膜(41)を形成する工程と、 第1の導電膜上に第2の導電膜(43)を形成する工程 と、第2の導電膜上に第3の膜(12)を形成する工程 と 制御ゲート電極(9)を形成するためのエッチング 用マスク(44)を用いた異方性エッチングにより、第 10 3の膜をパターニングする工程と、第3の膜をエッチン グ用マスクとして用いた異方性エッチングにより、第2 の導電膜をエッチングする工程と、そのエッチングされ た第2の導電膜の端面に絶縁膜から成るサイドウォール スペーサ(61)を形成する工程と、第3の膜およびサ イドウォールスペーサをエッチング用マスクとして用い た異方性エッチングにより、第2の導電膜と第1の導電 膜とをパターニングすることで、第2の導電膜から制御 ゲート電極を形成し、第1の導電膜から浮遊ゲート電極 (32)を形成する工程とを備えたことをその要旨とす る。

【0046】請求項10に記載の発明は、半導体基板 (2)上にゲート絶縁膜(6)を介して第1の導電膜 (41)を形成する工程と、第1の導電膜上にトンネル 絶縁膜(8)を介して第2の導電膜(43)を形成する 工程と、第2の導電膜上に第3の膜(12)を形成する 工程と、制御ゲート電極(9)を形成するためのエッチ ング用マスク(44)を用いた異方性エッチングによ り、第3の膜をパターニングする工程と、第3の膜をエ ッチング用マスクとして用いた異方性エッチングによ り、第2の導電膜とトンネル絶縁膜とをエッチングする 工程と、そのエッチングされた第2の導電膜の端面およ びトンネル絶縁膜の端面に絶縁膜から成るサイドウォー ルスペーサ(61)を形成する工程と、第3の膜および サイドウォールスペーサをエッチング用マスクとして用 いた異方性エッチングにより、第2の導電膜とトンネル **絶縁膜と第1の導電膜とゲート絶縁膜とをパターニング** することで、第2の導電膜から制御ゲート電極を形成 し、第1の導電膜から浮遊ゲート電極(32)を形成す る工程とを備えたことをその要旨とする。

【0047】請求項9または請求項10に記載の発明によれば、浮遊ゲート電極が制御ゲート電極に対して自己整合的に形成される。また、サイドウォールスペーサの幅を調整することで、浮遊ゲート電極の幅を調節することができる。

【0048】請求項11に記載の発明は、請求項3~6のいずれか1項に記載のスプリットゲート型トランジスタにおいて、前記ソース領域(3)と接続されるソース電板(14)を備えたことをその要旨とする。

【0049】請求項12に記載の発明は、請求項1~ 6、11のいずれか1項に記載のスプリットゲート型ト ランジスタをメモリセルとして用いることをその要旨とする。請求項13に記載の発明は、請求項7~10のいずれか1項に記載のスプリットゲート型トランジスタの製造方法によって製造されたスプリットゲート型トランジスタをメモリセルとして用いることをその要旨とする。

[0050]

【発明の実施の形態】

(第1実施形態)以下、本発明を具体化した第1実施形態を図面に従って説明する。尚、本実施形態において、図10に示した従来の形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0051】図1は、本実施形態のフラッシュEEPR OMのメモリセルアレイの一部断面図である。図1において、図10と異なるのは以下の点だけである。

(1) 基板2上に複数のスプリットゲート型メモリセル (スプリットゲート型トランジスタ) 31が配置されて いる。各メモリセル31は、ソース領域3、ドレイン領 域4、チャネル領域5、浮遊ゲート電極32、制御ゲー ト電極9から構成されている。

【0052】基板2上の占有面積を小さく抑えることを目的に、2つのメモリセル31(以下、2つを区別するため「31a」「31b」と表記する)は、ソース領域3を共通にし、その共通のソース領域3に対して浮遊ゲート電極32および制御ゲート電極9が反転した形で配置されている。

【0053】(2)浮遊ゲート電極32の形状は、図1 0に示すメモリセル1の浮遊ゲート電極7を縦方向に2 分割して制御ゲート電極9と重なる部分だけを残した状態になっている。つまり、浮遊ゲート電極7から制御ゲ 30 ート電極9と重ならない部分を取り除いたものが、浮遊ゲート電極32となる。従って、制御ゲート電極9は浮遊ゲート電極32を完全に覆い、コンタクトホール13 の内壁の各部(バッシベーション膜12、制御ゲート電極9、トンネル絶縁膜8、絶縁膜19、制御ゲート電極32、ゲート絶縁膜6)の端面は面一に形成されている。つまり、制御ゲート電極9の選択ゲート10とは反対側の端面と、浮遊ゲート電極32の端面とが面一に形成されている。

【0054】(3)絶縁膜19により、浮遊ゲート電極 4032の上部における制御ゲート電極9側のカド部分には 突起32aが形成されている。

(4) ソース領域3は、コンタクトホール13において ソース電極14と接続されている。コンタクトホール1 3の内壁には絶縁膜から成るサイドウォールスペーサ1 5が形成されている。そして、各ソース線RSLa~R SLmは、ソース領域3とソース電極14とによって構成されている。

【0055】尚、本実施形態のスプリットゲート型メモ のボリ リセル 3 1 を用いたフラッシュEEPROM 5 1 の全体 50 する。 14

構成は、図11に示した従来の形態と同じである。また、本実施形態のフラッシュEEPROM51の各動作モードにおける各部の電位は、図12に示した従来の形態と同じである。

【0056】次に、本実施形態の製造方法を図2~図5に従い順を追って説明する。

工程1(図2(a)(b)参照):熱酸化法を用い、基板2上にシリコン酸化膜から成るゲート絶縁膜6を形成する。次に、ゲート絶縁膜6上に浮遊ゲート電極32と成るドープドポリシリコン膜41を形成する。続いて、LOCOS法を用い、ドープドポリシリコン膜41上にシリコン窒化膜42を形成した後でシリコン窒化膜42に開口部を形成し、シリコン窒化膜42を酸化用マスクとしてドープドポリシリコン膜41を酸化することで、絶縁膜19を形成する。このとき、シリコン窒化膜42の端部に絶縁膜19の端部が侵入し、バーズビーク19aが形成される。

【0057】工程2(図2(c)(d)参照):シリコン窒化膜42を除去する。次に、絶縁膜19をエッチング用マスクとして用いた異方性エッチングにより、ドープドポリシリコン膜41をエッチングする。このとき、絶縁膜19の端部にはバーズビーク19aが形成されているため、ドープドポリシリコン膜41の上縁部はバーズビーク19aの形状に沿って尖鋭になり、突起32aが形成される。ここで、エッチングされた後のドープドポリシリコン膜41の形状は、ソース領域3を共通にする各メモリセル1a、1bの浮遊ゲート電極32をつないだ状態になる。

【0058】工程3(図3(a)参照):熱酸化法もしくはLPC VD (Low Pressure Chemical Vaper Deposition)法またはこれらを併用し、上記の工程で形成されたデバイスの全面に、シリコン酸化膜から成るトンネル絶縁膜8を形成する。このとき、積層された各絶縁膜6、8は一体化される。

【0059】工程4(図3(b)参照); 上記の工程で 形成されたデバイスの全面に、制御ゲートと成るドープ ドポリシリコン膜43を形成する。次に、CVD法を用 い、ドープドポリシリコン膜43上にシリコン酸化膜か ら成るパッシベーション膜12を形成する。

【0060】尚、ドープドポリシリコン膜41,43の 形成方法には以下のものがある。

方法1:LPCVD法を用いてポリシリコン膜を形成する際に、不純物を含んだガスを混入する。

【0061】方法2:LPCVD法を用いてノンドープのポリシリコン膜を形成した後に、ポリシリコン膜上に不純物拡散源層(POC13 など)を形成し、その不純物拡散源層からポリシリコン膜に不純物を拡散させる。

【0062】方法3: LPCVD法を用いてノンドースのポリシリコン膜を形成した後に、不純物イオンを注入する。

なくなる。

工程5(図3(c)参照):上記の工程で形成されたデバイスの全面にレジストを塗布した後、通常のフォトリソグラフィー技術を用いて、制御ゲート電極9を形成するためのエッチング用マスク44を形成する。

【0063】工程6(図4(a)参照):エッチング用マスク44を用いた異方性エッチングにより、パッシベーション膜12をエッチングする。

工程7(図4(b)参照):上記の工程で形成されたデバイスの全面にレジストを塗布した後、通常のフォトリソグラフィー技術を用いて、後にコンタクトホール13 10と成る部分だけが露出した形状のエッチング用マスク45を形成する。

【0064】工程8(図4(c)参照):各エッチング 用マスク44,45を用いた異方性エッチングにより、 ドープドポリシリコン膜43、トンネル絶縁膜8、絶縁 膜19をエッチングする。

【0065】工程9(図5(a)参照);各エッチング 用マスク44、45を除去する。

工程10(図5(b)参照):パッシベーション膜12 をエッチング用マスクとして用いた異方性エッチングに 20より、各ドープドボリシリコン膜43、41および各絶縁膜8、6をエッチングする。その結果、残ったドープドボリシリコン膜43から制御ゲート電極9が形成され、残ったドープドボリシリコン膜41から浮遊ゲート電極32が形成される。

【0066】工程11(図5(c)参照): CVD法を用い、上記の工程で形成されたデバイスの全面にシリコン酸化膜を形成する。次に、全面エッチバック法を用い、そのシリコン酸化膜をエッチバックすることで、シリコン酸化膜から成る各サイドウォールスペーサ15、18を形成する。その結果、浮遊ゲート電極32と制御ゲート電極9とは電気的に分離される。また、全面エッチバック法によって各コンタクトホール13、166形成され、後にソース領域3およびドレイン領域4と成る基板2の表面が露出する。

【0067】工程12(図1参照): イオン注入法を用い、コンタクトホール13の底部に露出した基板2の表面にリンイオン(P・)を注入することで、ソース領域3を形成する。次に、コンタクトホール16の底部に露出した基板2の表面にヒ素イオン(As・)を注入することで、ドレイン領域4を形成する。続いて、PVD(Physical Vaper Deposition)法を用い、各コンタクトホール13、16の内部を含む上記の工程で形成されたデバイスの全面にアルミ合金膜を形成し、そのアルミ合金膜をバターニングすることでソース電極14およびドレイン電極17を形成する。

【0068】このように本実施形態によれば、以下の作用および効果を得ることができる。

(1) スプリットゲート型メモリセル31には、スプリ 荷が著ットゲート型メモリセル1と同様に、選択トランジスタ 50 れる。

11が設けられている。そのため、個々のメモリセル3 1にそれ自身を選択する機能がある。そのため、スプリットゲート型メモリセル31を用いたフラッシュEEP ROM51において過剰消去が発生したとしても、選択トランジスタ11によってメモリセル31の導通・非導通を制御することができる。従って、過剰消去の問題が

1.6

【0069】(2)本実施形態のメモリセル31の浮遊ゲート電極32の幅は、従来の形態のメモリセル1の浮遊ゲート電極7の幅の半分になる。従って、本実施形態によれば、微細なスプリットゲート型メモリセル31を得ることができる。例えば、図10において隣合う2つのメモリセル1a、1bの各ドレイン領域4の間の幅W2が2.4μmの場合、図1において隣合う2つのメモリセル31a、31bの各ドレイン領域4の間の幅W1は1.8μmとなる。つまり、メモリセル1の各ドレイン領域4の間の幅W1を、メモリセル1の各ドレイン領域4の間の幅W2に対して75%に縮小することができる。

【0070】(3)ソース領域3および基板2と浮遊ゲート電極32との間の静電容量と、制御ゲート電極9と浮遊ゲート電極32の間の静電容量とを比べると、前者の方が圧倒的に大きい。そのため、消去モードにおいて、制御ゲート電極9が14~15V、ドレインが0Vの場合、制御ゲート電極9と浮遊ゲート電極32の間には高電界が生じる。その結果、FNトンネル電流が流れ、図1の矢印Aに示すように、浮遊ゲート電極32中の電子が制御ゲート電極9側へ引き抜かれて、メモリセル31に記憶されたデータの消去が行われる。このとき、浮遊ゲート電極32には突起32aが形成されているため、浮遊ゲート電極32中の電子は突起32aから飛び出して制御ゲート電極9側へ移動する。従って、電子の移動が容易になり、浮遊ゲート電極32中の電子を効率的に引き抜くことができる。

【0071】また、メモリセル31において、選択トランジスタ11の関値電圧Vthは0.5Vである。従って、書き込みモードにおいて、選択されたメモリセル31では、ドレイン領域4中の電子は反転状態のチャネル領域5中へ移動する。そのため、ソース領域3からドレイン領域4に向かってセル電流が流れる。一方、ソース領域3に12Vが印加されるため、ソース領域3と2Vが印加されるため、ソース領域3と2Vが印加されるため、ソース領域3と2階極32との間の容量を介したカップリングにより、浮遊ゲート電極32の電位が持ち上げられる。そのため、チャネル領域5と浮遊ゲート電極32の間には加速されてホットエレクトロンとなり、図1の矢印Bに示すように、浮遊ゲート電極32へ注入される。その結果、選択されたメモリセル31の浮遊ゲート電極32には電荷が蓄積され、1ビットのデータが書き込まれて記憶される。

The same of the sa

【0072】(4)上記(3)より、消去モードおよび 書き込みモードにおいて用いられるのは、浮遊ゲート電 極32における制御ゲート電極9と重なる部分だけであ る。つまり、浮遊ゲート電極7における制御ゲート電極 9と重ならない部分は、メモリセル1の動作に対してほ とんど寄与しない。従って、浮遊ゲート電極7から制御 ゲート電極9と重ならない部分を取り除いた形状の浮遊 ゲート電極32においても、各動作モードにおける作用 については浮遊ゲート電極7と何ら変わるところはな W.

【0073】(5)工程6において、エッチング用マス ク44を用いてパッシベーション膜12をエッチングす る。次に、工程8において、エッチング用マスク44を 用いてドープドポリシリコン膜43をエッチングするこ とで、コンタクトホール13の内壁における制御ゲート 9の端面を形成する。続いて、工程10において、パッ シベーション膜12をエッチング用マスクとしてドープ ドポリシリコン膜41をエッチングすることで、コンタ クトホール13の内壁における浮遊ゲート32の端面を 形成する。その結果、コンタクトホール13の内壁にお 20 いて、各ゲート電極9、32の端面は面一になる。つま り、浮遊ゲート電極32は制御ゲート電極9に対して自 己整合的に形成される。従って、各ゲート電極9,32 の相対的な位置ズレが起こることはなく、寸法精度の再 現性を高くすることができる。

【0074】(6)上記(1)(2)より、過剰消去の 問題を解消した上で、フラッシュEEPROM51の高 集積化を図ることができる。

(7) ソース領域3は、コンタクトホール13において ソース電極14と接続されている。そして、各ソース線 30 RSLa~RSLmは、ソース領域3とソース電極14 とによって構成されている。従って、ソース領域3だけ で各ソース線RSLa~RSLmを構成した場合に比 べ、アルミ合金膜から成るソース電極14を設ける分だ け、各ソース線RSLa~RSLmを低低抗化すること ができる。

【0075】ところで、各ソース線RSLa~RSLm の電気抵抗が高い場合、各ソース線RSLa~RSLm における電圧降下により、同じソース線RSLa~RS Lmに接続されるメモリセル1間において、特性のバラ 40 ツキが生じる恐れがある。

【0076】しかし、本実施形態によれば、ソース電極 14によって各ソース線RSLa~RSLmが低抵抗化 されるため、当該ソース線の電気抵抗に起因する各メモ リセル 1 間の特性のバラツキを防止することができる。 【0077】(8)コンタクトホール13は、浮遊ゲー ト電極32、制御ゲート電極9、ソース領域3に対して 自己整合的に形成される。ところで、従来の形態では、 ソース領域るを形成する際に、ソース領域3と制御ゲー 下電攝りとの間に合わせずれが発生することがある。ソー50。ション膜12および各サイドウォールスペーサ61。6

18

ース領域3だけで各ソース線RSLa~RSLmを構成 した場合、そのような合わせずれが発生すると、奇数番 のワード線(WLa…WLm…WLy)に接続された各 メモリセル 1 bと、偶数番のワード線(WLb…WLn …WLz)に接続された各メモリセル1aとの間でカッ プリング比が異なったものになる。その結果、書き込み モードにおいて、浮遊ゲート電極32へ注入されるホッ トエレクトロンの量が各メモリセル1b,1a間で異な ったものになり、特性のバラツキが生じる恐れがある。

【0078】しかし、本実施形態によれば、コンタクト ホール13内に充填したアルミ合金によってソース電極 14が形成されるため、ソース領域3と制御ゲート電極 9との間に合わせずれは発生せず、その合わせずれに起 因した各メモリセル1b, 1a間の特性のバラツキが生 じることはない。

【0079】(9)上記(7)(8)より、特性のバラ ツキのない高性能なメモリセル1を得ることができる。 (第2実施形態)以下、本発明を具体化した第2実施形 態を図面に従って説明する。尚、本実施形態において、 図1~図5,図11.図12に示した第1実施形態と同 じ構成部材については符号を等しくしてその詳細な説明 を省略する。

【0080】図6は、本実施形態のフラッシュEEPR OMのメモリセルアレイの一部断面図である。図6にお いて、図1と異なるのは以下の点だけである。

(1) コンタクトホール13の内壁の各部(パッシベー ション膜12、制御ゲート電極9、トンネル絶縁膜8、 絶縁膜19)の端面において、サイドウォールスペーサ 15の内側にサイドウォールスペーサ61が設けられて いる。そのため、制御ゲート電極9は浮遊ゲート電極3 2の全部を覆ってはおらず、各ゲート電極32、9を基 板2の上部から見ると、サイドウォールスペーサ61の 幅の分だけ浮遊ゲート電極32が制御ゲート電極9から はみ出している。

【0081】(2)コンタクトホール16の内壁の各部 (バッシベーション膜12、制御ゲート電極9)の端面 において、サイドウォールスペーサ18の内側にサイド ウォールスペーサ62が設けられている。

【0082】次に、本実施形態の製造方法を図2~図 5. 図7に従い順を追って説明する。

工程1~工程9(図5 (a) 参照);第1実施形態の工 程1~工程9と同じである。

【0083】工程10(図7(a)参照); CVD法を 用い、上記の工程で形成されたデバイスの全面にシリコ ン酸化膜を形成する。次に、全面エッチバック法を用 い、そのシリコン酸化膜をエッチバックすることで、シ リコン酸化膜から成る各サイドウォールスペーサ61. 62を形成する。

【0084】工程11(図7(b)参照): バッシベー

2をエッチング用マスクとして用いた異方性エッチング により、各ドープドポリシリコン膜43,41および各 絶縁膜8,6をエッチングする。その結果、残ったドー プドポリシリコン膜43から制御ゲート電極9が形成さ れ、残ったドープドポリシリコン膜41から浮遊ゲート 電板32が形成される。

【0085】工程12(図7(c)参照); CVD法を 用い、上記の工程で形成されたデバイスの全面にシリコ ン酸化膜を形成する。次に、全面エッチバック法を用 い、そのシリコン酸化膜をエッチバックすることで、シ 10 リコン酸化膜から成る各サイドウォールスペーサ15. 18を形成する。

【0086】工程13(図1参照);第1実施形態の工 程12と同じである。このように本実施形態によれば、 第1 実施形態の作用および効果に加えて、以下の作用お よび効果を得ることができる。

【0087】(1)サイドウォールスペーサ61の幅を 調瓷することにより、浮遊ゲート電極32において制御 ゲート電極9からはみ出す部分の幅を調節することがで きる。ここで、サイドウォールスペーサ61の幅を正確 20 に制御するには、工程10において、シリコン酸化膜の 膜厚とエッチバック量とを正確に制御すればよい。従っ て、サイドウォールスペーサ61の幅を調整するのは極 めて容易である。

【0088】 [2] 上記 [1] より、浮遊ゲート電極3 2の幅を変更することが可能になり、浮遊ゲート電極3 2に蓄積可能な電荷の量を調節することができる。

[3] 工程11において、パッシベーション膜12およ びサイドウォールスペーサ6 1をエッチング用マスクと してドープドポリシリコン膜41をエッチングすること で、コンタクトホール13の内壁における浮遊ゲート3 2の端面を形成する。つまり、浮遊ゲート電極32は制 御ゲート電極9に対して自己整合的に形成される。従っ て、サイドウォールスペーサ61の幅を正確に制御すれ ば、各ゲート電極9、32の相対的な位置ズレが起こる ことはなく、寸法精度の再現性を高くすることができ

【0089】尚、上記各実施形態は以下のように変更し てもよく、その場合でも同様の作用および効果を得るこ とができる。

(1) 各絶縁膜6、8をそれぞれ、シリコン窒化膜など の他の絶縁膜に置き代える。また、これらの異なる絶縁 膜を複数積層した構造に置き代える。

【0090】(2)各ゲート電極32,9の材質をそれ ぞれ、ドープドボリシリコン以外の導電性材料(高融点 金属を含む各種金属、シリサイドなど)に置き代える。

(3) パッシベーション膜12の材質は、浮遊ゲート電 極32とはエッチングレートの異なる膜であればどのよ うなものでもよい。

リシリコンを用いた場合、バッシベーション膜12の材 質をシリコン窒化膜に置き代えてもよい。また、パッシ ベーション膜12を、浮遊ゲート電極32とはエッチン グレートの異なる導電膜に置き代える。この場合、ソー ス電極14およびドレイン電極17を形成する前に、別 途パッシベーション膜を形成して各電極14.17と制 御ゲート電極9との絶縁をとる必要がある。

20

【0092】(4)第2実施形態において、サイドウォ ールスペーサ61の材質は、浮遊ゲート電極32とはエ ッチングレートの異なるものであればどのようなもので もよい。従って、浮遊ゲート電極32にドープドポリシ リコンを用いた場合、サイドウォールスペーサ61の材 質をシリコン窒化膜に置き代える。

【0093】(5)P型単結晶シリコン基板2をP型ウ ェルに置き代える。

(6) ソース領域3を形成するために注入する不純物イ オンを、リンイオン以外のN型不純物イオン(ヒ 景、ア ンチモンなど) に置き代える。また、ドレイン領域4を 形成するために注入する不純物イオンを、ヒ素イオン以 外のN型不純物イオン(リン、アンチモンなど)に置き 代える。

【0094】(7)P型単結晶シリコン基板2をN型単 結晶シリコン基板またはN型ウェルに置き代え、ソース 領域3およびドレイン領域4を形成するために注入する 不純物イオンとしてP型不純物イオン(ホウ素、インジ ウムなど)を用いる。

【0095】(8)第1実施形態において、スプリット ゲート型メモリセル31のソース領域3をドレイン領域 とし、ドレイン領域4をソース領域とする。図8に、そ の場合のメモリセル31の一部断面図を示す。また、第 2実施形態においても同様にする。図9に、その場合の メモリセル31の一部断面図を示す。これらの場合のフ ラッシュEEPROM81の全体構成は、図14に示し た従来の形態と同じである。また、これらの場合のフラ ッシュEEPROM81の各動作モードにおける各部の 電位は、図15に示した従来の形態と同じである。

【0096】以上、各実施形態について説明したが、各 実施形態から把握できる請求項以外の技術的思想につい て、以下にそれらの効果と共に記載する。

(イ)請求項1~6のいずれか1項に記載のスプリット ゲート型トランジスタにおいて、浮遊ゲート電極(3 2)上にLOCOS法によって形成された絶縁膜(1 9) が形成され、浮遊ゲート電極の上部のカドに突起 (32a)が形成されたスプリットゲート型トランジス

【0097】(ロ)請求項7~10のいずれか1項に記 載のスプリットゲート型トランジスタの製造方法におい て、LOCOS法を用い、浮遊ゲート電極(32)上に 絶縁膜(19)を形成し、その絶縁膜の端部に形成され 【0091】従って、浮遊ゲート電櫃32にドープドボー 50 たバーズビーク(19a)により、浮遊ゲート電極の上。 21

部のカドに突起(32a)を形成する工程を備えたスプリットゲート型トランジスタの製造方法。

【0098】上記(イ)(ロ)のようにすれば、浮遊ゲート電極に突起が形成されるため、浮遊ゲート電極に蓄積された電子を制御ゲート電極へ引き抜く際に電子の移動が容易になり、効率的に引き抜くことができる。

【0099】ところで、本明細書において、発明の構成 に係る部材は以下のように定義されるものとする。

(a) 半導体基板とは、単結晶シリコン基板だけでなく ウェルをも含むものとする。

【0100】(b)第1または第2の導電膜とは、ドープドポリシリコン膜だけでなく、高融点金属を含む各種金属膜やシリサイド膜をも含むものとする。

(c) ゲート絶縁膜またはトンネル絶縁膜とは、シリコン酸化膜だけでなく、シリコン窒化膜や複数の絶縁膜を複数積層した構造の膜をも含むものとする。

[0101]

【発明の効果】請求項1~6のいずれか1項に記載の発明によれば、微細なスプリットゲート型トランジスタを提供することができる。

【0102】請求項7~10のいずれか1項に記載の発明によれば、微細なスプリットゲート型トランジスタの製造方法を提供することができる。請求項11に記載の発明によれば、ソース領域とソース電極とが接続されているため、両者を合わせた電気抵抗を小さくすることが可能になり、特性のバラツキのない高性能なトランジスタを得ることができる。

【0103】請求項12または請求項13に記載の発明によれば、過剰消去の問題がなく高集積化が可能な不揮発性半導体メモリを提供することができる。

【図面の簡単な説明】

【図1】第1実施形態の概略断面図。

【図2】第1実施形態の製造工程を説明するための概略 断面図、

【図3】第1実施形態の製造工程を説明するための概略

【図12】

| 動作モード | 書き込み | 消去 | 競み出し | スタンパイ |
|-------------------------|------|--------|------|-------|
| 7-ド線WLIII (制有ゲート電優9) | 24 | 14~15V | 4V | ov |
| ビット線BLm (ギレイン領域4) | 0٧ | 0V | 2V | ٥٧ |
| 共通ソース銀SI_ (ソース領権3) | 120 | ov | ٥v | ov |
| 基板 2 | ٥٧ | vc | ov | ov |

断面図。

【図4】第1実施形態の製造工程を説明するための概略 断面図。

【図5】第1実施形態の製造工程を説明するための概略 断面図。

【図6】第2実施形態の概略断面図。

【図7】第2実施形態の製造工程を説明するための概略 断面図。

【図8】別の実施形態の概略断面図。

10 【図9】別の実施形態の概略断面図。

【図10】従来の形態の概略断面図。

【図11】第1、第2実施形態および従来の形態のブロック回路図。

【図12】第1,第2実施形態および従来の形態の説明 図。

【図13】 従来の形態の概略断面図。

【図14】別の実施形態および従来の形態のブロック回路図。

【図15】別の実施形態および従来の形態の説明図。

0 【符号の説明】

2…P型単結晶シリコン基板

3…ソース領域

4…ドレイン領域

5…チャネル領域

6…ゲート絶縁膜

8…トンネル絶縁膜

9…制御ゲート電極

10…選択ゲート

12…第3の膜としてのパッシベーション膜

30 14…ソース電極

32…浮遊ゲート電極

41…第1の導電膜としてのドープドポリシリコン膜


43…第2の導電膜としてのドープドポリシリコン膜


44…エッチング用マスク


61…サイドウォールスペーサ


【図15】


| ₩ft-K | 書き込み | 莉去 | 義み出し | スタンパイ |
|-----------------------|------|--------|------------|-------|
| 7ード銀W上m (編集ゲート電話9) | 5۸ | 14~150 | 4 V | 0٧ |
| ピット線BLm (ドレイン領域4) | 127 | 0٧ | 2٧ | ٥٧ |
| 共通ソース集SL (ソース領域3) | ov | 0٧ | ٥v | ov |
| ≇# 2 | ov | ٥٧ | 0V | ov |

















【図8】





【図9】



【図10】







【図13】

